芯片测试时如何减少电源电压波动之手法

关 键 词:电气论文
资料等级:芯片测试时如何减少电源电压波动之手法
发布时间:2019-3-6
文件类型:pdf格式pdf
文件大小:499 KB
资料编辑:yy163
浏览人次:728 次
VIP会员价格:1 建筑币
资料下载
资料简介
芯片测试时如何减少电源电压波动之手法 CMOS芯片的发展趋势是小型化、多功能化、高 速、低价及高品质。线宽的缩小使得SoC(System on Chip)技术得以实现,封装技术的提高使得SiP(System n Package)也成为可能。为实现高速化及低功耗化的 发展。芯片的工作电源电压也逐渐降低。同时为了降低 测试成本,DFT(Design for Testability)设计也开始被 广泛采用,许多芯片内部已经搭载了自诊断回路SCAN 及BIST(Built in Self Tesi o
编辑评价
随着半导体芯片的电源低电压化及测试高速化的发展,电源电流的变化也越来越大,由此在芯片测试时对电源 电压波动抑制的要求也越来越高。为了在各种测试条件下都能给被测芯片提供更稳定的电源电压,我们开发了一种模块化的 解决方法。该模块仅需简单连接在芯片测试用load board上,即能实现为芯片提供高速电流,并将电压波动抑制在50mV 范围之内。接下来将结合模块实际使用情况来对该模块改善芯片正常动作环境范围进行介绍。
相关推荐
最新发布
热门点击
Copyright © 2016 - 2020 建筑世家网. All Rights Reserved . 京ICP备17052177号-1
关闭
会员登录